輝達1顆H100賣95萬，台積電賺多少~
今年5月可說是颳起一陣老黃旋風，原本不怎麼表現的伺服器類股飆起來，只要跟AI有直接或間接關聯的族群，都有機會受到題材加持，但 NVIDIA 最核心的部分還是在運算的晶片 H100 還有未來的 B100，說到晶片當然就跟 TSMC 有關，我們知道晶片是經過曝光、蝕刻、擴散、打磨一系列製程，最後從 wafer 上切下來，那麼一片 wafer 能夠切幾顆 H100 呢？根據報導，每片晶圓有86顆H100晶片，這個數量是怎麼算出來的呢？
8吋、12吋、18吋晶圓？
晶圓（英語：Wafer）是半導體晶體圓形片的簡稱，其為圓柱狀半導體晶體的薄切片，用於積體電路製程中作為載體基片，按其直徑分為4英寸、8英寸、12英寸甚至18英寸等規格，晶圓越大，同一圓片上可生產的積體電路（integrated circuit, IC）就越多，面積利用而言可降低單位成本，但目前主流成熟製程為8英寸，先進製程為12英寸，18吋因為考慮到現有設備轉換的成本、設備商開發意願低等因素反而遲遲未普及。
各個尺寸wafer
拉晶過程與矽晶棒
先進封裝
先進封裝（Advanced Packaging）是指在半導體製造中，採用先進的技術和方法將製成的晶片（或稱集成電路，IC）封裝起來，以提高其性能、效率和可靠性。這些技術相較於傳統的封裝技術，能提供更高的集成度、更好的散熱效果、更高的速度和更低的功耗。先進封裝包括多種不同的技術和方法，其中一些主要的有：
- 系統級封裝（System-in-Package，SiP）：將多個不同功能的晶片和元件集成到一個封裝中，實現完整的系統功能。
- 三維封裝（3D Packaging）：利用垂直堆疊的方式，將多個晶片疊加在一起，通過垂直互連（如TSV，硅通孔）實現高密度連接。
- 晶片上封裝（Chip on Wafer，CoW）和晶圓上封裝（Wafer on Wafer，WoW）：這些技術允許在晶圓級別進行封裝處理，然後再將整個晶圓切割成單獨的晶片。
- 2.5D 封裝：這是一種過渡技術，介於傳統的2D封裝和3D封裝之間，通常使用中介層（interposer）將多個晶片連接起來。
- 封裝中繞線（Fan-Out Wafer-Level Packaging，FOWLP）：在晶圓級別進行封裝，並通過在封裝中增加再分配層（Redistribution Layer，RDL）來實現更多的I/O引腳和更高的性能。
CoWoS
CoWoS（Chip on Wafer on Substrate）是一種先進封裝技術，由台積電（TSMC）開發。這項技術允許將多個晶片（chip）安裝在一個矽晶圓（wafer）上，然後再將這個矽晶圓安裝到基板（substrate）上。這種方法可以實現更高的集成度和更高的性能，同時也有助於減少功耗和提高散熱效率。
FOWLP
FOWLP（Fan-Out Wafer-Level Packaging，扇出型晶圓級封裝）是一種先進封裝技術，用於提高半導體器件的集成度和性能，最大的特點在於，在尺寸相同的晶片下讓重分佈層範圍更廣，晶片腳數更多，單晶片可以整合更多功能，並達到無載板封裝、薄型化以及低成本等優點，與傳統的封裝技術相比，FOWLP具有許多優勢，包括更高的I/O密度、更好的電氣性能和更小的封裝尺寸。
扇出型封裝有兩大技術分支：晶圓級扇出型 (Fan-out Wafer Level Packaging，FOWLP) 和面板級扇出型技術(Fan-out Panel Level Packaging, FOPLP)。
FOPLP技術的雛形是嵌入基板式的封裝，將一些無源器件或功率器件嵌入在基板裡面進行RDL互連，形成一個小型化的解決方案。相比FOWLP，FOPLP的封裝尺寸更大，成本更低，很快就成為封裝領域的研發熱點。FOWLP擅長於CPU、GPU、FPGA等大型晶片，FOPLP則以APE、PMIC、功率器件等為主。
以下是FOWLP的工作原理和主要特點：
- 晶圓切割：首先，將已完成的晶圓切割成單個晶粒（Die）。
- 重新排列：將這些晶粒重新排列在一個載板上，並保持適當的間距，形成重新排列的晶圓（Reconstituted Wafer）。
- 模塑封裝：使用環氧模塑料將晶粒封裝在一起，形成一個整體。
- 再分配層（Redistribution Layer，RDL）：在封裝的頂部和底部添加再分配層，這些層允許在晶粒之間和封裝外部之間實現電連接。
- 引線焊球（Solder Ball）：在封裝的底部添加引線焊球，這些焊球將封裝連接到電路板或其他封裝。
HBM
HBM（High Bandwidth Memory，高帶寬存儲器） 是一種先進的存儲技術，由三星電子和 SK Hynix 等公司開發。它旨在提供比傳統 DRAM（動態隨機存取記憶體）更高的帶寬和更低的功耗，主要應用於高性能計算（HPC）、圖形處理、數據中心和人工智能等領域。
HBM的主要特點和優勢
- 高帶寬：HBM 利用寬總線和多層堆疊的設計，提供比傳統 DRAM 高得多的帶寬。HBM1 的帶寬可達 128 GB/s，HBM2 的帶寬可達 256 GB/s，而最新的 HBM3 帶寬甚至更高。
- 低功耗：由於短的連接線和高效的數據傳輸機制，HBM 的功耗比傳統 DRAM 低得多，有助於減少整體系統的能耗。
- 高密度：HBM 利用 3D堆疊技術，將多層 DRAM 晶片垂直堆疊在一起，通過 TSV（Through-Silicon Via，矽通孔）實現連接，從而在有限的空間內提供更高的存儲密度。
- 小體積：相比於傳統的封裝方式，HBM 的體積更小，適合用於對空間要求較高的應用，例如圖形處理單元（GPU）和高性能計算系統。
目前HBM良率高低，主要與堆疊架構複雜度有關，牽涉到多重記憶體階層，以及各層連結用的直通矽晶穿孔（Through-Silicon Via，TSV）。這些複雜技術增加製程出現缺陷的機率，可能讓良率低於設計簡單的記憶體。此外，HBM 一旦有個晶片有缺陷，整個封裝都需丟棄，因此產量很低。消息顯示，HBM整體良率約 65%，若業者試圖拉高良率，產量就會下降。
CPO？矽光子是什麼？
矽光子（Silicon Photonics） 是一種技術，利用矽作為光學材料來設計和製造光學器件和系統。這項技術結合了光子學和微電子學的優勢，能夠實現高速數據傳輸和處理，廣泛應用於通訊、數據中心和傳感器等領域。
CPO
CPO 使用矽光子（Silicon Photonics，即透過矽作為光的傳輸媒介），將傳統光收發模組中的光通訊元件與交換器晶片整合、封裝在同一個封裝模組中（即光引擎），並安裝在同一個 Socket（插槽）上，減少了資料的傳輸路徑，在維持高傳輸速度下降低了功耗並減少訊號耗損或延遲。
